SPC5606BF1MLQ6 NXP
Tersedia
SPC5606BF1MLQ6 NXP
• Isu tunggal, kompleks teras CPU 32-bit (e200z0h)
— Mematuhi kategori terbenam teknologi Seni Bina® Kuasa
— Set arahan yang dipertingkatkan membolehkan pengekodan panjang berubah-ubah (VLE) untuk pengurangan jejak saiz kod. Dengan pengekodan pilihan arahan campuran 16-bit dan 32-bit, adalah mungkin untuk mencapai pengurangan jejak saiz kod yang ketara.
• Memori kilat kod pada cip sehingga 1.5 MB disokong dengan pengawal memori kilat
• 64 (4 × 16) KB memori kilat data pada cip dengan ECC
• Sehingga 96 KB SRAM pada cip
• Unit perlindungan memori (MPU) dengan 8 deskriptor rantau dan butiran rantau 32 bait pada ahli keluarga tertentu (Rujuk Jadual 1 untuk butiran.)
• Pengawal gangguan (INTC) mampu mengendalikan 204 sumber gangguan keutamaan yang boleh dipilih
• Gelung terkunci fasa termodulasi frekuensi (FMPLL)
• Seni bina suis palang untuk akses serentak kepada persisian, Flash atau RAM daripada berbilang master bas
• Pengawal eDMA 16 saluran dengan berbilang sumber permintaan pemindahan menggunakan pemultipleks DMA
• Modul bantuan but (BAM) menyokong pengaturcaraan Flash dalaman melalui pautan bersiri (CAN atau SCI)
• Pemasa menyokong saluran I/O yang menyediakan pelbagai tangkapan input 16-bit, perbandingan output dan fungsi modulasi lebar nadi (eMIOS)
• 2 penukar analog-ke-digital (ADC): satu 10-bit dan satu 12-bit
• Unit Pencetus Silang untuk membolehkan penyegerakan penukaran ADC dengan acara pemasa daripada eMIOS atau PIT
• Sehingga 6 modul antara muka persisian bersiri (DSPI)
• Sehingga 10 modul antara muka komunikasi bersiri (LINFlex)
• Sehingga 6 modul CAN (FlexCAN) penuh yang dipertingkatkan dengan penimbal yang boleh dikonfigurasikan
• 1 modul antara muka litar antara bersepadu (I2 C)
• Sehingga 149 pin tujuan umum yang boleh dikonfigurasikan yang menyokong operasi input dan output (bergantung kepada pakej)
• Kaunter Masa Nyata (RTC)
— Sumber jam daripada pengayun dalaman 128 kHz atau 16 MHz yang menyokong bangun autonomi dengan resolusi 1 ms dengan tamat masa maksimum 2 saat
— Sokongan pilihan untuk RTC dengan sumber jam daripada pengayun kristal 32 kHz luaran, menyokong bangun dengan resolusi 1 saat dan tamat masa maksimum 1 jam
• Sehingga 8 pemasa gangguan berkala (PIT) dengan resolusi kaunter 32-bit
• Antara muka pembangunan Nexus (NDI) setiap IEEE-ISTO 5001-2003 Kelas Dua Plus
• Ujian imbasan sempadan peranti/papan disokong mengikut Kumpulan Tindakan Ujian Bersama (JTAG) IEEE (IEEE 1149.1)
• Pengawal selia voltan pada cip (VREG) untuk mengawal bekalan input untuk semua peringkat dalaman
• Isu tunggal, kompleks teras CPU 32-bit (e200z0h)
— Mematuhi kategori terbenam teknologi Seni Bina® Kuasa
— Set arahan yang dipertingkatkan membolehkan pengekodan panjang berubah-ubah (VLE) untuk pengurangan jejak saiz kod. Dengan pengekodan pilihan arahan campuran 16-bit dan 32-bit, adalah mungkin untuk mencapai pengurangan jejak saiz kod yang ketara.
• Memori kilat kod pada cip sehingga 1.5 MB disokong dengan pengawal memori kilat
• 64 (4 × 16) KB memori kilat data pada cip dengan ECC
• Sehingga 96 KB SRAM pada cip
• Unit perlindungan memori (MPU) dengan 8 deskriptor rantau dan butiran rantau 32 bait pada ahli keluarga tertentu (Rujuk Jadual 1 untuk butiran.)
• Pengawal gangguan (INTC) mampu mengendalikan 204 sumber gangguan keutamaan yang boleh dipilih
• Gelung terkunci fasa termodulasi frekuensi (FMPLL)
• Seni bina suis palang untuk akses serentak kepada persisian, Flash atau RAM daripada berbilang master bas
• Pengawal eDMA 16 saluran dengan berbilang sumber permintaan pemindahan menggunakan pemultipleks DMA
• Modul bantuan but (BAM) menyokong pengaturcaraan Flash dalaman melalui pautan bersiri (CAN atau SCI)
• Pemasa menyokong saluran I/O yang menyediakan pelbagai tangkapan input 16-bit, perbandingan output dan fungsi modulasi lebar nadi (eMIOS)
• 2 penukar analog-ke-digital (ADC): satu 10-bit dan satu 12-bit
• Unit Pencetus Silang untuk membolehkan penyegerakan penukaran ADC dengan acara pemasa daripada eMIOS atau PIT
• Sehingga 6 modul antara muka persisian bersiri (DSPI)
• Sehingga 10 modul antara muka komunikasi bersiri (LINFlex)
• Sehingga 6 modul CAN (FlexCAN) penuh yang dipertingkatkan dengan penimbal yang boleh dikonfigurasikan
• 1 modul antara muka litar antara bersepadu (I2 C)
• Sehingga 149 pin tujuan umum yang boleh dikonfigurasikan yang menyokong operasi input dan output (bergantung kepada pakej)
• Kaunter Masa Nyata (RTC)
— Sumber jam daripada pengayun dalaman 128 kHz atau 16 MHz yang menyokong bangun autonomi dengan resolusi 1 ms dengan tamat masa maksimum 2 saat
— Sokongan pilihan untuk RTC dengan sumber jam daripada pengayun kristal 32 kHz luaran, menyokong bangun dengan resolusi 1 saat dan tamat masa maksimum 1 jam
• Sehingga 8 pemasa gangguan berkala (PIT) dengan resolusi kaunter 32-bit
• Antara muka pembangunan Nexus (NDI) setiap IEEE-ISTO 5001-2003 Kelas Dua Plus
• Ujian imbasan sempadan peranti/papan disokong mengikut Kumpulan Tindakan Ujian Bersama (JTAG) IEEE (IEEE 1149.1)
• Pengawal selia voltan pada cip (VREG) untuk mengawal bekalan input untuk semua peringkat dalaman
Sila pastikan maklumat hubungan anda betul. Anda mesej akan dihantar terus kepada penerima dan tidak akan dipaparkan secara terbuka. Kami tidak akan mengedarkan atau menjual anda Peribadi maklumat kepada pihak ketiga tanpa kebenaran nyata anda.
